¶Iverilog + Gtkwave + Notepad++的verilog環境

原文連結: https://darkblack01.blogspot.com/2012/10/iverilog-gtkwave-notepadverilog.html
移植時的最後更新日期: 2012-10-09T11:25:14.422+08:00

之前是用Xilinx或Altera的FPGA合成verilog
最近，和朋友交流，發現Linux的用法，在windows上的樣子就像這次要講的一樣
也就是這樣的組合可以讓你在windows體會一下linux的應用程式都怎麼使用。

另外，iverilog是Icarus Verilog的縮寫。

本文會提供一個sample code、指令
只要照著做，就可以建立這樣環境。



首先下載這些軟體
Notepad++
iverilog

都安裝好之後，在Notepad開新文件，並且直接開始寫verilog

//abc.v
module abc(iclk, irst, ocnt);

input iclk, irst;
output [3:0] ocnt;
reg    [3:0] ocnt;

always@(posedge iclk, posedge irst)
begin
    if (irst)
        ocnt <= 0;
    else
        ocnt <= ocnt + 1;
end
endmodule

//abcTB.v is a testbench of abc.v
module abcTB();

reg clk, rst;
wire [3:0] cnt;

initial begin
 clk = 0;
 rst = 0;
 #10 rst = 1;
 #10 rst = 0;
end

always #10 clk = ~clk;

abc g(clk, rst, cnt);

initial
begin
    $dumpfile(“abc.vcd”);
    $dumpvars;
end

endmodule